

#### **RIKEN AICS SPRING SCHOOL**



# スーパーコンピュータを使う技術(概説)

2016年3月8日



独立行政法人理化学研究所 計算科学研究機構 運用技術部門 ソフトウェア技術チーム チームヘッド

> 南一生 minami\_kaz@riken.jp



RIKEN ADVANCED INSTITUTE FOR COMPUTATIONAL SCIENCE

# スパコンのシミュレーションとは?





# 現代のスパコン利用の難しさ

#### アプリケーションの性能最適化 超並列性を引き出す





# アプリケーションの性能最適化のステップ





# 並列特性分析・カーネル評価





# 高並列化のための重要点



# そもそも並列化とは?(1)

9



# そもそも並列化とは?(2)



# そもそも並列化とは?(3)



#### 必要な並列度を確保するとは?



#### アプリケーションを高並列性を評価するためには?

✓ 十分な並列度を得る並列化手法を採用する
 ✓ 非並列部分を最小化する
 ✓ 通信時間を最小化する
 ✓ ロードインバランスを出さない

#### 最初の並列特性分析のフェーズ および高並列化のステップで アプリケーションの高並列を阻害する 要因を洗い出す事が重要





#### 超高並列を目指した場合の留意点ーブロック毎に以下を評価する

■ 非並列部が残っていないか?残っている場合に問題ないか?
 ■ 隣接通信時間が超高並列時にどれくらいの割合を占めるか?
 ■ 大域通信時間が超高並列時にどれくらい増大するか?
 ■ ロードインバランスが超高並列時に悪化しないか?

これらの評価が重要

#### そのために

ブロック毎の実行時間とスケーラビリティ評価(例) →従来の評価はサブルーチン毎・関数毎等の評価が多い →サブルーチン・関数は色々な場所で呼ばれるため正しい評価ができない



ストロングスケール測定



- 全体の問題規模を一定にして測定する 方法.
- ここでは4×4×10が全体の問題規模.
- 2ノード分割では1ノードあたりの問題規 模は4×4×5となる。
- 10ノード分割では1ノードあたりの問題規 模は2×2×2となる。
- 問題を1種類作れば良いので測定は楽で ある。

並列時の挙動は見えにくい.



0

ウィークスケーリング測定



#### ストロングスケールとウィークスケーリング測定を使う

- ターゲット問題を決める
- 1プロセッサの問題規模がターゲット問題と同程度となるまでは、ストロングス ケーリングで実行時間・ロードインバランス・隣接通信時間・大域通信時間を測 定・評価する(100から数百並列まで)
- 上記もウィークスケーリングでできればなお良い
- 上記の測定・評価で問題が有れば解決する
- 問題なければ並列度を上げてウィークスケーリングで大規模並列の挙動を測定する





#### 大規模並列のウィークスケーリング評価

- 現状使用可能な実行環境を使用し100程度/1000程度/数千程度と段階を追ってできるだけ高い並列度で並列性能を確認する(ウィークスケーリング測定).
- ウィークスケーリングが難しいものもあるが出来るだけ測定したい.難しい場合は、演算時間をモデル化して実測とモデルとの一致を評価する.



#### Weak Scaling測定例





#### ストロングスケーリングだけどスケールをモデル化した例





- 今まで示した調査を実施することにより処理ブロック毎に並列性能上の 問題がある事が発見される。
- それらを分析するとだいたい以下の6点に分類されると考える.



#### 2015年3月4日 RIKEN AICS Spring School

# 単体性能向上策決定

25





#### カーネルの切り出しと性能向上策の試行

- 計算カーネルの切り出し→計算カーネ ルを独立なテストプログラムとして切り 出す.
- 性能向上策の試行→切り出したテスト 環境を使用し様々な性能向上策を試 行する。
- 性能向上策の評価・決定→試行結果
   を評価し性能向上策の案を策定する.
- 作業量見積り→性能向上策を実施した場合のコード全体に影響する作業を洗い出す。
- それら作業を実施した場合の作業量を 見積る。
- それらを評価し最終的に採用する案を 決定する。

2015年3月4日 RIKEN AICS Spring School



スレッド並列化

27



#### スレッド並列の概要





- 京の場合1CPUに8コア搭載.
- 8コアでL2キャッシュを共有.
- MPI等のプロセス並列に対しCPU 内の8コアを使用するためのス レッド並列化が必要.
- スレッド並列化のためには自動 並列化かOpenMPが使用可.
- 京の場合はハードウェアバリア 同期機能を使用した高速なスレッ ド処理が可能。



#### ハイブリッド並列とフラットMPI並列

- MPIプロセス並列とスレッド並列の組み合わせをハイブリッド並列という.
- 各コアにMPIプロセスを割り当てる並列化をフラットMPI並列という。
- 京では通信資源の効率的利用,消費メモリ量を押さえる観点でハイブリッド並列を推奨している.

1プロセス8スレッド (ハイブリッドMPI)の場合







# ハイブリッド並列とフラットMPI並列(京の場合)

#### ■スレッド並列+プロセス並列のハイブリッド型

- コア内:コンパイラによる逐次最適化, SIMD化
- CPU内:スレッド並列(自動並列化:細粒度並列化<sup>+</sup>, OpenMP)
- CPU間:プロセス並列(MPI、XPFortran)



# 単体性能向上のための重要点



# プロセッサの単体性能を引き出す(1)

#### かつては研究者やプログラマーは物理モデル式に忠 実に素直にプログラミングすることが一般的であった



# プロセッサの単体性能を引き出す(2)



メモリウォール問題への対処

# もう少し詳しく説明すると



 現実のアプリケーションではNがある程度の大きさになるとメモリ配置的には (a) はキャッシュ に乗っても (b) は乗らない事となる



そこで行列を小行列にブロック分割し (a) も (b) もキャッシュに乗るようにしてキャッシュ上のデータだけで計算するようにする事で性能向上を実現する.

2015年3月4日 RIKEN AICS Spring School

35



# プロセッサの単体性能を引き出す(3)



### 例えば



B/F値 =移動量(Byte)/演算量(Flop) =(N<sup>2</sup>+N)/2N<sup>2</sup> ≒1/2

原理的には1/Nより大きな値

行列を小行列にブロック分割して (a) も (b) もキャッシュに乗るようにしてもB/F値は大きいので性能向上はできない.

2015年3月4日	<b>RIKEN AICS Spring School</b>
-----------	---------------------------------

37



# CPU単体性能を上げる ための5つの要素



CPU内の複数コアでまずスレッド並列化が できていると事は前提として

(1) ロード・ストアの効率化
(2) ラインアクセスの有効利用
(3) キャッシュの有効利用
(4) 効率の良い命令スケジューリング
(5) 演算器の有効利用

2015年3月4日 RIKEN AICS Spring School

39

# (1) ロード・ストアの効率化

プリフェッチの有効利用
 演算とロード・ストア比の改善





#### レイテンシ(アクセスの立ち上がり)



# レイテンシ(アクセスの立ち上がり)



# プリフェッチの有効利用



# 演算とロード・ストア比の改善

- 以下のコーディングを例に考える.
- 以下のコーディングの演算は和2個, 積2個の計4個.
- □ードの数はx,a(i),a(i+1)の計3個.
- ストアの数はxの1個.
- したがってロード・ストア数は4個
- 演算とロード・ストアの比は4/4となる.
- なるべく演算の比率を高めロード・ストアの比率を低く抑えて演算とロード ストアの比を改善を図る事が重要。



#### (2) ラインアクセスの有効利用



#### (3) キャッシュの有効利用



2015年3月4日 RIKEN AICS Spring School

#### (4) 効率の良い命令スケジューリング



# 並列処理と依存性の回避

< ソフトウェアパイプラインニング> **コンパイラ** 



例えば以下の処理を考える。 do i=1,100 a(i)のロード b(i)のロード a(i)とb(i)の演算 i番目の結果のストア end do







#### 並列処理と依存性の回避

<ソフトウェアパイプラインニング>

コンパイラ

左の処理を以下のように構成し直す事を ソフトウェアパイプラインニングという

a(1)a(2)a(3)のロード b(1)b(2)のロード (1)の演算 do i=3,100 a(i+1)のロード b(i)のロード (i-1)の演算 i-2番目の結果のストア end do b(100)のロード (99)(100)の演算 (98)(99)(100)のストア



2015年3月4日 RIKEN AICS Spring School

49

### 並列処理と依存性の回避

< ソフトウェアパイプラインニング> **コンパイラ** 

(1)(2) do i=1,100 a(i)のロード b(i)のロード a(i)とb(i)の演算 i番目の結果のストア end do (1)(2)do i=1,100 a(i)のロード b(i)のロード ---a(i)とb(i)の演算 ->-> i番目の結果のストア end do







左の処理を以下のように構成し直す事を

< ソフトウェアパイプラインニング>

### 並列処理と依存性の回避



並列処理と依存性の回避

#### (5) 演算器の有効利用

2SIMD Multi&Add演算器×2本



# 乗算と加算を4個同時に計算可能





#### 1コアのピーク性能:8演算×2GHz =16G演算/秒



53



# 要求B/F値と5つの要素の関係



### 要求B/F値と5つの要素の関係

アプリケーションの要求B/F値の大小によって性能チューニングにおいて注目すべき項目が異なる



# 要求B/F値と5つの要素の関係

要求するB/Fが小さいアプリケーションについて



# 要求B/F値と5つの要素の関係

#### 要求するB/Fが大きいアプリケーションについて



要求するB/Fが大きいアプリケーションについて







#### ベースとなる性能値



#### メモリとキャッシュアクセス(1)





#### メモリとキャッシュアクセス(2)



	Store	Load	バンド幅比(\$L1)	データ移動時間の比(L1)	バンド幅比(\$L2)	データ移動時間の比(L2)
\$L	1	5	11.1 (8*64G/s)	0.5= 6/11.1	5.6 (256G/s)	1.1=6/5.6
М	1	2	1(46G/s)	3=3/1	1 (46G/s)	3=3/1

#### データ移動時間の比を見るとメモリで律速される → メモリアクセス変数のみで考慮すれば良い。



#### 性能見積り

do J = 1, NY	-	最内軸(K軸)が差分
do I = 1, N	NX 🔳	1ストリームでその他の3配列は\$L1に載っ
do K = 3	3, NZ-1	ており再利用できる。
DZV (	k,l,J) = (V(k,l,J) - V(k-1,l,J))*R40 &	
	- (V(k+1,I,J)-V(k-2,I,J))*R41	
end do		
end do		
end do		要求Bvteの算出

要求B/F	12/5 = 2.4
性能予測	0.36/2.4 = 0.15
実測値	0.153

#### 要求Byteの昇山

1store,2loadと考える

4x3 = 12byte

#### 要求flop:

add : 3 mult : 2 = 5

2015年3月4日 RIKEN AICS Spring School

#### 京の開発時に理研が性能最適化対象としたアプリケーション

65

プログラム名	分野	アプリケーション概要	期待される成果	手法
NICAM	地球 科学	全球雲解像大気大循環モデ ル	大気大循環のエンジンとなる熱帯積雲対流活動を精緻に表現することでシミュレーションを飛躍的に進化させ、現時点では再現が 難しい大気現象の解明が可能となる。	FDM (大気)
Seism3D	地球 科学	地震波伝播・強震動 シミュレーション	既存の計算機では不可能な短い周期の地震波動の解析・予測が 可能となり、木造建築およびコンクリート構造物の耐震評価などに 応用できる。	FDM (波動)
PHASE	ナノ	平面波展開第一原理 電子状態解析	第一原理計算により、ポスト35nm世代ナノデバイス、非シリコン系 デバイスの探索を行う.	平面波 DFT
FrontFlow/ Blue	工学	Large Eddy Simulation (LES) に基づく非定常流体解析	LES解析により、エンジニアリング上重要な乱流境界層の挙動予 測を含めた高精度な流れの予測が実現できる。	FEM (流体)
RSDFT	ナノ	実空間第一原理電子状態解 析	大規模第一原理計算により、10nm以下の基本ナノ素子(量子細線、分子、電極、ゲート、基盤など)の特性解析およびデバイス開発を行う.	実空間 DFT
LatticeQCD	物理	格子QCDシミュレーションに よる素粒子・原子核研究	モンテカルロ法およびCG法により、物質と宇宙の起源を解明する.	QCD



#### Earth Science







Seism3D 地震波伝播・強震動 シミュレーション



2015年3月4日 RIKEN AICS Spring School

#### Nano Science

67



実空間第一原理電子状態解析

PHASE 平面波展開第一原理 電子状態解析



#### **Engineering/Physics**



#### PHASEの問題点

1	アプリケーションとハードウェアの並列度のミスマッチ (アプリケーションの並列度不足)
2	非並列部の残存
3	大域通信における大きな通信サイズ、通信回数の発生
4	フルノードにおける大域通信の発生
5	隣接通信における大きな通信サイズ、通信回数の発生
6	ロードインバランスの発生





# PHASEの高並列化・高性能化



# PHASEの高並列化・高性能化





#### 並列軸拡張の効果

- 並列軸を増やす事で空間の分割 粒度を増やすことが出来る
- 10万並列レベルに対応可能
- 空間並列のみの場合は全プロセッ サ間の大域通信が必要
- 通信時間の増大を招く
- 2軸並列への書換で空間に対す る大域通信が一部のプロセッサ 間での通信とできる
- バンドに対する大域通信も同様
- 大域通信の効率化が実現可





#### 高並列化・高性能化の成果

Program Name	Field	Achieved number of parallel nodes (core)	Performance (ratio to peak performance)
NICAM	earth science	81920 (655360)	0.8 Pflops(8%)
Seism3D	earth science	82944 (663552)	1.9 Pflops (18%)
FrontFlow/ Blue	engineering	80000 (640000)	0.3 Pflops(3.2%)
PHASE	material science	82944 (663552)	2.1 Pflops (20%)
RSDFT	material science	82944 (663552)	5.5Pflops (52%)
LatticeQCD	physics	82944 (663552)	1.6Pflops (16%)

