来るポスト・ムーア時代では、大規模システム内の大量のチップに分散するハードウェア資源を増大する通信遅延の下で効率良く使用するためには、同期を分散し局所化可能なデータフローに基づく計算が有望である。多数のスレッドによるデータフロー計算の実現には高いオーバーヘッドが予想されるものの、専用ハードウェアにその一部をオフロードすることにより、大規模なデータフロー計算を効率良く実現できるものと考えられる。本講演では、データフロー高性能計算の実現に向け、その概要と目標、課題、および現在までの研究進捗を紹介する。特に、FPGAによるデータフロー計算のためのコンパイラの開発とアプリケーション実装例を紹介する。